PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-270483

(43) Date of publication of application: 09.10.1998

(51)Int.CI.

H01L 21/60

H01L 21/60

(21)Application number: 09-089959

HITACHI LTD

(22)Date of filing:

26.03.1997

(72)Inventor:

(71)Applicant:

SUWA MOTOHIRO


KAMATA CHIYOSHI


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance the isolation characteristic between input and output of a high frequency region.

SOLUTION: A pellet 11 having a high frequency amplifier built therein is connected at its active area side to electrode pumps 14 on an upper surface of a wiring board 30 of a monolithic microwave integrated circuit(MMIC) 10. Input signal lines 35 and output signal lines 36 are laid on front and rear side of the upper surface of the wiring board 30. Power conductors 40 are laid on left and right sides of the upper surface of the board 30. An entire conductor 12 coating an upper surface of the pellet 11 is bonded to wires 44 which in turn are connected to an input side coplanar wiring lines 37 laid in input signal line lying regions (front and rear) of the board 30 and to grounding conductors 42, 42 laid within insulation parts 41 in both power conductor lying regions (left and right) of the board 30. Thereby, no peak appears in the isolation characteristic between input and output and thus a good characteristics can be obtained.





LEGAL STATUS

[Date of request for examination]

05.06.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3494550

[Date of registration]

21.11.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-270483

(43)公開日 平成10年(1998)10月9日

(51) Int.Cl.⁶ H 0 1 L 21/60 識別記号

301 311 H01L 21/60

FI

301A

311Q

審査請求 未請求 請求項の数7 FD (全 9 頁)

(21) 出願番号

特願平9-89959

(22) 出願日

平成9年(1997)3月26日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 諏訪 元大

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内

(72)発明者 鎌田 千代士

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内

(74)代理人 弁理士 梶原 辰也


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 高周波数領域の入出力間アイソレーション特 性を高める。

【解決手段】 MMIC10の配線基板30の上面には 高周波用増幅器を作り込まれたペレット11がアクティ ブエリア側を電極バンプ14で接続されており、配線基 板30の上面の前後の領域には入力信号線35と出力信 号線36とが敷設され、配線基板30の上面の左右領域 に電源導体40が敷設されている。ペレット11の上面 に被着された全面導体12は、配線基板30の入力信号 線敷設領域(前後領域)に敷設された入力側コプレーナ 配線37と、配線基板30の両電源導体敷設領域(左右 領域) の絶縁部41内に敷設された左右のグランド導体 42、42との三方にてワイヤ44をボンディングされ

【効果】 入出力間アイソレーション特性にピークが発 生せず、特性が良好である。



【特許請求の範囲】

【請求項1】 配線基板の一主面に半導体ペレットがアクティブエリア側を配線基板側に向けられて機械的かつ電気的に接続されており、前記配線基板の一主面における前記半導体ペレットの一方の対辺の両側領域に入力信号線と出力信号線とがそれぞれ敷設されているとともに、前記配線基板の一主面における前記半導体ペレットの他方の対辺の両側領域に電源導体がそれぞれ敷設されている半導体装置であって、

1

前記半導体ペレットのアクティブエリアと反対側の主面に全面導体が全体的に被着されており、この全面導体が 前記配線基板における入力信号線敷設領域に敷設された グランド導体と、前記配線基板における両電源導体敷設 領域のそれぞれに敷設された各グランド導体とにおいて 電気的に接続されていることを特徴とする半導体装置。

【請求項2】 前記入力信号線敷設領域に敷設されたグランド導体が、前記入力信号線の脇に敷設された入力側コプレーナ配線であることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記電源導体敷設領域に敷設されたグランド導体が、前記電源導体の内部に形成された絶縁部に敷設されていることを特徴とする請求項1または2に記載の半導体装置。

【請求項4】 前記絶縁部のグランド導体が、前記半導体ペレットの前記電源導体に対向する辺と直交する方向に長くなるように敷設されていることを特徴とする請求項3に記載の半導体装置。

【請求項5】 前記全面導体が、前記配線基板における 出力信号線敷設領域に敷設されたグランド導体において も電気的に接続されていることを特徴とする請求項1、 2、3または4に記載の半導体装置。

【請求項6】 前記出力信号線敷設領域に敷設されたグランド導体が、前記出力信号線の脇に敷設された出力側コプレーナ配線であることを特徴とする請求項5に記載の半導体装置。

【請求項7】 前記全面導体が各グランド導体に複数本のワイヤによって電気的に接続されていることを特徴とする請求項1、2、3、4、5または6に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に、ノイズ対策技術に関し、例えば、マイクロ波帯域の高周波数領域で使用される半導体集積回路装置(以下、ICという。)に利用して有効な技術に関する。

[0002]

【従来の技術】最近、携帯電話、自動車電話等の移動体無線機器が広く普及して来ており、これら移動体無線機器には高性能のMMIC(Monolithic Microwave Integrated Circui

2

t)が組み込まれている。この種の移動体無線機器は約 10GHz前後のマイクロ波帯域の高周波数領域で動作 するため、これに使用されるMMICにおいては低ノイ ズであること等の理由によりGaAs半導体ペレット (以下、GaAsペレットという。) が使用されてい る。また、充分な高周波特性を得るために、GaAsペ レットは配線基板にフリップ・チップ接続されている。 【0003】ところで、特開平7-14882号公報に は次のような半導体チップ搭載構造体が提案されてい る。すなわち、半導体チップ搭載構造体は半導体チップ (以下、半導体ペレットという。) とプリント配線板 (以下、配線基板という。) とを備えており、配線基板 に半導体ペレットがアクティプエリア側を配線基板側に 向けられて機械的かつ電気的に接続されており、前記半 導体ペレットのアクティブエリアと反対側の主面に全面 導体が全体的に被着されているとともに、この全面導体 が前記配線基板に形成されたグランド導体に電気的に接 続されている。

【0004】この半導体チップ搭載構造体によれば、例えば、電磁波のような外部到来形のノイズに対する抵抗性を高めることができ、外部からのノイズに基づく装置全体の誤動作の生起が確実に防止することができるともに、装置の設計の自由度を改善することができる。

[0005]

【発明が解決しようとする課題】しかしながら、前記した半導体チップ搭載構造を約10GHz前後の高周波数領域のMMICとして適用した場合においては、約10GHz前後における入出力間アイソレーション特性が低下するという問題点があることが、本発明者によって明らかにされた。

【0006】本発明の目的は、高周波数領域における入出力間アイソレーション特性を高めることができる半導体装置を提供することにある。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、次の通り である。

【0009】すなわち、配線基板の一主面に半導体ペレットがアクティブエリア側を配線基板側に向けられて機械的かつ電気的に接続されており、前記配線基板の一主面における前記半導体ペレットの一方の対辺の両側領域に入力信号線と出力信号線とがそれぞれ敷設されているとともに、前記配線基板の一主面における前記半導体ペレットの他方の対辺の両側領域に電源導体がそれぞれ敷設されている半導体装置であって、前記半導体ペレットのアクティブエリアと反対側の主面に全面導体が全体的に被着されており、この全面導体が前記配線基板におけ

3

る入力信号線敷設領域に敷設されたグランド導体と、前 記配線基板における両電源導体敷設領域のそれぞれに敷 設さ れた各グランド導体とにおいて電気的に接続されて いることを特徴とする。

【0 010】ここで、約10GHz前後の高周波数領域 にお ける入出力間アイソレーション特性はペレットの全 面導体を配線基板のグランド導体に接続する位置に強く 依存することが、本発明者の実験によって究明された。 そして、半導体ペレットのアクティブエリアと反対側の 主面 に全体的に被着された全面導体が、配線基板におけ る入力信号線敷設領域に敷設されたグランド導体と、前 記配線基板における両電源導体敷設領域のそれぞれに敷 設された各グランド導体との3方向において電気的に接 続されていると、入出力間アイソレーション特性が最も 良好になることが実験によって実証された。

$[0\ 0\ 1\ 1]$

【発明の実施の形態】図1は本発明の一実施形態である MM I Cの主要部を示しており、(a)は平面図、

(b)は(a)のb-b線に沿う断面図である。図2 (a)は全体を示す正面断面図であり、図2(b)は効 果を示す線図である。

【0012】本実施形態において、本発明に係る半導体 装置は、MMIC (以下、ICという。) 10として構 成されている。IC10は機能的には移動体無線機器に 使用される約10GHzの高周波数領域用の増幅器とし て構成されており、構造的には気密封止パッケージ(以 下、パッケージという。) に構成されている。すなわ ち、IC10はアクティブエリアに高周波数領域用の増 幅器(図示せず)が作り込まれた半導体ペレット(以 下、ペレットという。) 11と、このペレット11を封 30 止したパッケージ20とを備えている。

【0013】ペレット11はGaAs半導体基板(ウエ 21) が使用されて、略正方形の小さい平板形状に形成さ れている。ペレット11における増幅器が作り込まれた アクティブエリアと反対側の主面である上面には、全面 導体12が全体的に被着されている。全面導体12はタ ングステンやニッケル、金、銅およびクロム等の導電性 材料を蒸着法やめっき法等により形成されており、その 表面には後述するワイヤボンディングを可能にするため の表面処理が適宜に実施されている。ペレット11にお けるアクティブエリア側の主面の周辺部には電極パッド 13が複数個、環状に配置されて形成されている。各電 極パッド13は後記する各ボンディングパッドとの間に 各バンプ電極14をそれぞれ形成されることにより機械 的かつ電気的に接続されるようになっている。

【0014】パッケージ20は複数本のアウタリード (外部リード) 21と封止体22とを備えており、封止 体22は配線基板の本体であるベース23とキャップ2 4とによって構築されている。配線基板の本体であるべ

等の絶縁性を有するセラミック材料が使用されて略正方 形の平盤形状に形成されている。キャップ24は側壁部 材25と天井部材26とを備えており、側壁部材25は ベース23と同一の材料を使用されて外径がベース23 よりも若干大きめの略正方形の枠形状に形成されてお り、ベース23の上に同心的に配されて一体的に焼成さ れている。キャップ24の天井部材26は金めっき被膜 を被着された42アロイ等の金属板によって側壁部材2 5の外径と略等しい略正方形の板形状に形成されてお り、ペレット11がベース23の上に実装された後に側 壁部材25の上面に被せられて、ろう材層 (図示せず) によって固着されるようになっている。

【0015】側壁部材25のベース23との合わせ面で ある下面にはアウタリード21が複数本、四辺において 互いに間隔を置かれて各辺に直交するように配されて固 着されている。アウタリード21は42アロイやコバー ル等の導電性材料を使用されて矩形の板形状に形成され ている。

【0016】封止体22のベース23は配線基板30の 本体31を実質的に構築している。すなわち、ベース2 3によって構築された配線基板30の本体(以下、本体 という。)31の下面(上下および前後左右は図1を基 準とする。) には、電源導体の一方であるグランド導体 を構成するグランド端子32が、タングステンやニッケ ル、金、銅およびクロム等の導電性材料を蒸着法やめっ き法等により略全面にわたって被着されて形成されてい る。グランド端子32はこのIC10が実装される実装 ボード(図示せず)におけるランド等に接合されて、安 定したグランド電位を維持するように設定されている。 【0017】本体31のグランド端子32と反対側の主 面である上面の中央部には、ペレット11を実装するた めの実装部33が、ペレット11の外形に対応する略正 方形形状に設定されており、実装部33の周辺部にはバ ンプ電極14を機械的かつ電気的に接続するためのボン ディングパッド34が複数個、互いに間隔を置いた状態 で環状に配置されて形成されている。

【0018】本体31の上面における前半側の中央部に はペレット11に入力信号を送信するための入力信号線 35が2本、左右対称形の放射状にそれぞれ配線されて おり、本体31の上面における後半側の中央部にはペレ ット11から出力信号を取り出すための出力信号線36 が2本、左右対称形の放射状にそれぞれ配線されてい る。かつまた、両入力信号線35、35と両出力信号線 36、36とは互いに前後対称形になるようにそれぞれ 配線されている。入力信号線35および出力信号線36 はいずれも、通常のICの取り扱う周波数に比べれて高 周波数領域であるマイクロ波帯域の信号を伝送するもの として構成されている。入力信号線35および出力信号 線36の各内側端部には各ボンディングパッド34がそ ース23はアルミナやムライトおよび窒化アルミニウム 50 れぞれ一体的に形成されており、入力信号線35および 出力信号線36の各外側端部には各アウタリード21が それぞれ電気的に接続されている。

【0019】両入力信号線35、35の両脇には入力側コプレーナ配線37が複数本、それぞれ放射状に配線されており、両出力信号線36、36の両脇には出力側コプレーナ配線38が複数本、それぞれ放射状に配線されている。入力側コプレーナ配線37および出力側コプレーナ配線38はいずれも、スルーホール導体39によってグランド端子32に電気的に接続されている。

【0020】本体31の上面における左側部分および右 10側部分には電源導体の他方である駆動電源導体(以下、電源導体という。)40が複数本宛(図示例では2本宛)、左右対称形の放射状にそれぞれ配線されている。各電源導体40の内側端部には各ボンディングパッド34がそれぞれ一体的に形成されており、各電源導体40の外側端部には各アウタリード21がそれぞれ電気的に接続されている。ちなみに、各電源導体40において各アウタリード21は複数本宛が配置されている。

【0021】各電源導体40における実装部33の近傍には、長方形に形成された絶縁部41が半径方向である左右方向に長く延在するようにそれぞれ開設されており、各絶縁部41の内部には小さめに相似するグランド導体42がそれぞれ相似形に配線されている。各グランド導体42はグランド端子32に本体31の内部に形成されたスルーホール導体43によってそれぞれ電気的に接続されている。

【0022】ちなみに、ボンディングパッド34、入力信号線35、出力信号線36、入力側コプレーナ配線37、出力側コプレーナ配線38、電源導体40およびグランド導体42は、銅やタングステン等の導電性材料が30スクリーン印刷法やめっき法および蒸着法等の被着手段によって被着かつパターニングされて形成されている。ボンディングパッド34の表面には後記するバンプ電極の結合等の必要に応じるために、めっき処理等の表面処理が適宜に実施されている。

【0023】ペレット11は本体31の実装部33にアクティブエリア側を下向き(所謂フエイス・ダウン)に配置された状態で対向されて、アクティブエリア側の主面における周辺部に環状に配置された各電極パッド13と各ボンディングパッド34との間に各バンプ電極14をそれぞれ形成されることにより機械的かつ電気的に接続されている。各バンプ電極14は各電極パッド13と各ボンディングパッド34とを電気的に接続した状態になるため、ペレット11の増幅器は各電源導体40、入力信号線35および出力信号線36を介して各アウタリード21にそれぞれ電気的に引き出されるようになっている。

【0024】本実施形態において、左右のグランド導体 50

R

42、42とペレット11の全面導体12との間にはワイヤ44が複数本宛(図示例では3本宛)、それぞれワイヤボンディングによって橋絡されている。各グランド導体42において複数本のワイヤ44のボンディング部群は、左右方向に細長く形成されたグランド導体42の長手方向に一列に整列されている。また、3本の入力側コプレーナ配線37とペレット11の全面導体12との間にもワイヤ44が複数本宛(図示例では3本宛)、それぞれワイヤボンディングによって橋絡されている。各入力側コプレーナ配線37において複数本のワイヤ44のボンディング部群は、ペレット11の可及的に最寄りの位置に配置されて径方向と平行方向である左右方向に一列に整列されている。

【0025】ペレット11の全面導体12はワイヤ44群、グランド導体42群およびスルーホール導体43群によってグランド端子32と電気的に接続した状態になるため、ペレット11の増幅器はグランド端子32によってグランドされた状態になっている。したがって、ペレット11の増幅器は電源導体40、入力信号線35および出力信号線36を介して接続された各アウタリード21と、グランド端子32との間に電気的に介設された状態になっている。

【0026】次に作用を説明する。アウタリード21によって入力信号線35に入力された信号は、ボンディングパッド34からペレット11にバンプ電極14および電極パッド13を通じて入力される。この際、例えば、配線基板30の左側部分に配設された入力のための電源導体40およびグランド導体42によって電力がペレット11の入力処理用領域に安定的かつ専用的に供給される。

【0027】入力信号に対応するペレット11からの出力信号は出力信号線36に、電極パッド13からバンプ電極14およびボンディングパッド34を通じて出力され、出力信号線36によってアウタリード21に伝送される。この際、配線基板30の右側部分に配設された出力のための電源導体40およびグランド導体42によって電力がペレット11の出力処理用領域に安定的かつ専用的に供給される。

【0028】ところで、高周波数領域用の増幅器においては、入出力間アイソレーション特性にノイズ(ピーク)が発生する。図2(b)は本実施形態に係るIC10における入出力間アイソレーション特性を示す線図である。図2(b)によれば、本実施形態に係るIC10においては、10~12GHzに特性上支障の無い緩やかなピークが発生するもののそれ以外にはピークが発生しないことが理解される。

【0029】図3~図6は本実施形態に係るIC10の効果を明らかにするための比較例であり、各線図は図2(b)の線図と同一の条件下において実験によって求めた特性である。

7

【0030】図3は入力側コプレーナ配線37および出 力側コプレーナ配線38とペレット11の全面導体12 との間にワイヤ44が橋絡された場合を示しており、こ の場合には、8GHz付近および11GHz付近に特性 上支障になる鋭いピークが見られる。

【0031】図4は入力側コプレーナ配線37とペレッ ト1 1の全面導体12との間にワイヤ44が橋絡された 場合を示しており、この場合には、8GHz付近にピー クが見られないものの11GHz付近に特性上支障にな る鋭いピークが見られる。

【0 032】図5は左右のグランド導体42、42とペ レット11の全面導体12との間にワイヤ44が橋絡さ れた場合を示しており、この場合には、8GHz付近に ピークが見られないものの11GHz付近に特性上支障 になる鋭いピークが見られる。

【0033】図6は左右のグランド導体42、42およ び出力側コプレーナ配線38とペレット11の全面導体 12との間にワイヤ44が橋絡された場合を示してお り、この場合には、8GHz付近にピークが見られない ものの11GHz付近に特性上支障になる鋭いピークが 20 見られる。

【0034】前記実施形態によれば次の効果が得られ る。

(1) 入力側コプレーナ配線37および左右のグラン ド導体42、42とペレット11の全面導体12との間 にワイヤ44を橋絡することにより、入出力間アイソレ ーション特性のピークの発生を防止することができるた め、マイクロ波帯域の高周波数領域における入出力間ア イソレーション特性を高めることができる。

【0035】(2) 左右の電源導体40、40の内部 30 に左右のグランド導体42、42を配設することによ り、全面導体12との間に橋絡するワイヤ44の長さを 短くすることができるため、寄生インダクタンスの増加 を抑制することができる。

【0036】(3) 隣合う入力信号線35、35およ び隣合う出力信号線36、36の各両脇に入力側コプレ ーナ配線37および出力側コプレーナ配線38をそれぞ れ敷設することにより、隣合う高周波伝送線である入力 信号線35、35および出力信号線36、36間の電磁 的結合によって生じるクロストーク・ノイズを抑止ない 40 し抑制することができるため、IC10の伝送特性を高 めることができる。

【0037】図7(a)は本発明の実施形態2であるM MICの主要部を示す平面図であり、(b) は効果を示 す線図である。図8はその比較例を示しており、(a) は平面図であり、(b)は線図である。

【0038】本実施形態2が前記実施形態1と異なる点 は、ペレット11の全面導体12と各出力側コプレーナ 配線38との間にもワイヤ44が橋絡されている点にあ る。本実施形態 2 においても、図 7 (b)に示されてい 50 により、入出力間アイソレーション特性のピークの発生

るように、10~12GHzに特性上支障の無い緩やか なピークが発生するもののそれ以外にはピークが発生し ないことが理解される。つまり、本実施形態 2 において も、前記実施形態1と同様の効果が得られる。

【0039】図8は前後方向(ペレット11の辺と平行 方向)に長いグランド導体42Aに複数本のワイヤ44 が互いに平行に並べられてペレット11の全面導体12 との間に橋絡された場合を示しており、この場合には、 8GHz付近にピークが見られないものの11GHz付 近に特性上支障になる鋭いピークが見られる。したがっ て、左右の電源導体40、40側にそれぞれ配置するグ ランド導体は、左右方向に長く敷設することが望まし

【0040】以上本発明者によってなされた発明を実施 形態に基づき具体的に説明したが、本発明は前記実施形 態に限定されるものではなく、その要旨を逸脱しない範 囲で種々変更可能であることはいうまでもない。

【0041】ペレットの全面導体に接続される電源導体 側のグランド導体は、電源導体の内部に敷設するに限ら ず、電源導体の脇に敷設してもよい。

【0042】ペレットの全面導体に接続される入力信号 線および出力信号線側のグランド導体は、コプレーナ配 線に設定するに限らず、グランド端子に接続されたグラ ンド導体に設定してもよい。

【0043】ペレットの全面導体との接続に使用するワ イヤの本数は、3本宛に限られないことは云うまでもな

【0044】ペレットはGaAs半導体によって構成す るに限らず、その他の化合物半導体およびシリコン等の 半導体によって構成してもよい。

【0045】パッケージの構造は前記実施形態に限定さ れないし、気密封止パッケージに限らず、樹脂封止パッ ケージに構成してもよい。

【0046】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野である高周波 領域で使用される増幅器に適用した場合について説明し たが、それに限定されるものではなく、通信機器や光通 信に使用される高周波数信号処理用ICや、スーパーコ ンピュータ等に使用される超高速処理用のICに適用す ることができる。

[0047]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、次 の通りである。

【0048】半導体ペレットのアクティブエリアと反対 側の主面に全体的に被着された全面導体を配線基板にお ける入力信号線敷設領域に敷設されたグランド導体と、 配線基板における両電源導体敷設領域のそれぞれに敷設 された各グランド導体とにおいて電気的に接続すること

を防止することができるため、マイクロ波帯域の高周波 数領域における入出力間アイソレーション特性を高める ことができる。

【図面の簡単な説明】

【図1】本発明の一実施形態であるMMICの主要部を 示しており、(a)は平面図、(b)は(a)のb-b 線に沿う断面図である。

【図2】(a)は全体を示す正面断面図であり、(b) は効果を示す線図である。

り、(a)は平面図、(b)は線図である。

【図4】効果を明らかにするための比較例2を示してお り、(a)は平面図、(b)は線図である。

【図5】効果を明らかにするための比較例3を示してお り、(a)は平面図、(b)は線図である。

【図6】効果を明らかにするための比較例4を示してお り、(a)は平面図、(b)は線図である。

10

*【図7】 (a) は本発明の実施形態2であるMMICの 主要部を示す平面図、(b)は効果を示す線図である。 【図8】効果を明らかにするための比較例を示してお り、(a)は平面図、(b)は線図である。


【符合の説明】

10…MMIC (半導体装置)、11…ペレット (半導 体ペレット)、12…全面導体、13…電極パッド、1 4…バンプ電極、20…気密封止パッケージ、21…ア ウタリード、22…封止体、23…ベース(配線基板の 【図3】効果を明らかにするための比較例1を示してお 10 本体)、24…キャップ、25…側壁部材、26…天井 部材、30…配線基板、31…配線基板の本体、32… グランド端子、33…実装部、34…ポンディングパッ ド、35…入力信号線、36…出力信号線、37…入力 側コプレーナ配線、38…出力側コプレーナ配線、39 …スルーホール導体、40…駆動電源導体(電源導 体)、41…絶縁部、42…グランド導体、43…スル ーホール導体、44…ワイヤ。


(b)

【図1】


36…出力信号號 37. 40…電源導体 41…絶縁部 42…グランド導体 【図2】




【図3】




【図4】





【図5】







【図6】







【図7】





【図8】





THIS PAGE BLANK (USPTO)